


第3章　可编程逻辑器件的工作原理

3.1概述


3.1.1可编程逻辑器件的发展


早期是存储器：

- 可编程只读存储器（PROM）
- 紫外线可擦除只读存储器（EPROM）
- 电可擦除只读存储器（EEPROM）




$$F_0 = A_0\overline{A}_1 + \overline{A}_0A_1 \quad , \qquad F_1 = A_1A_0$$






PROM编程原理




其后出现了结构复杂一些的可编程逻辑器件（PLD：Programmable Logic Devices）


- 可编程阵列逻辑PAL门（Programmable Array Logic）
- 通用阵列逻辑GAL门（Generic Array Logic）


“或”阵列
M
configuration memory
“与”阵列
逻辑输入

- 任何一个组合逻辑都可以表示为乘积项之和的形式，例如：


$$f = (A+B)\cdot C\cdot \overline{D} = A\cdot C\cdot \overline{D} + B\cdot C\cdot \overline{D}$$





GAL门GAL16V8


- 采用与阵列可编程、或阵列固定的结构；
- 增加了输出逻辑宏单元（OLMC）；
- 逻辑宏单元：逻辑资源的最小单位；
- 采用了EEPROM工艺；



20世纪80年代中期开始出现

- **EPLD：Erasable Programmable Logic Device (类似于PAL门的扩展结构)**
- **1985年，美国Xilinx公司推出第一个现场可编程门阵列（FPGA）芯片**

  Field Programmable Gate Array



目前最主要的可编程逻辑器件有：

- **FPGA：现场可编程门阵列**

  Field Programmable Gate Array

- **CPLD：复杂的可编程逻辑器件**

  Complex Programmable Logic Device

组合逻辑实现方法

- **PT-based: 基于乘积项**

  Product Term-based Building Block


- **LUT-based: 基于查找表**

  Look-up Table-based Building Block

基于查找表

组合逻辑存放在一个16*1的SRAM查找表（LUT）中

例如





Look Up Table


4-bit address

A	B	C	D	Z
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
	.	.	.	
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

组合逻辑能完成什么样的逻辑功能取决于输入端数，而不取决于逻辑功能是否复杂









FPGA查找表单元内部结构


现场可编程性

- 所谓现场可编程性就是指用户任何时候都可以通过电路板上的下载电缆或硬件编程器来修改FPGA/CPLD的配置，以达到修改自己设计的目的。



download cable
FPGA
or
CPLD
programmer & adapter
output display

FPGA/CPLD设计的一般流程





软件中的功能合并



3.1.2 PLD厂商及其产品

目前比较典型的器件有：

- Xilinx公司的FPGA/CPLD系列器件
- Altera公司的FPGA/CPLD系列器件
- Lattice公司的ispLSI系列

3.1.2 PLD厂商及其产品


- Xilinx公司
- 创新概念起始于1984年，目标是要将LSI/VLSI门阵列技术的高逻辑密度和通用性与用户现场可编程部件的设计灵活、上市速度快及成品的有效性结合起来。
- 1985年，Xilinx公司推出了世界上第一个FPGA器件。
- 产品发展：XC3000,XC4000,XC5200,Virtex系列, Spartan系列等，目前主流产品Spartan6系列、 Artix7系列、Zynq-7000等

Xilinx Device Families II


Device Family	Reconfigurable Element	Logic Cell Structure	Usable/Typical Gates	Family Members
XC3000A/L,	SRAM	LUT	1,000 ~ 6,000	3020A/L, 3030A/L, 3042A/L, 3064A/L, 3090A/L
XC3100A/L	SRAM	LUT	1000 ~ 7,500	3120A, 3130A, 3142A/L, 3164A, 3190A/L, 3195A
XC4000E	SRAM	LUT	3,000 ~ 25,000	4003E, 4005E, 4006E, 4008E, 4010E, 4013E, 4020E, 4025E
XC4000EX/XL/XLA	SRAM	LUT	5,000 ~ 85,000	4005XL, 4010XL, 4013XL/XLA, 4020XL/XLA, 4028EX/XL/XLA,4036EX/XL/XLA, 4044XL/XLA, 4052XL/XLA, 4062XL/XLA, 4085XL/XLA
XC4000XV	SRAM	LUT	125,00 ~ 250,000	40125XV, 40150XV, 40200XV, 40250XV
Spartan/XL	SRAM	LUT	2,000 ~ 40,000	S05/XL, S10/XL, S20/XL, S30/XL, S40/XL
XC5200	SRAM	LUT	2,000 ~ 15,000	5202, 5204, 5206, 5210, 5215
XC6200	SRAM	SOG(1)	9,000 ~ 64,000	6209, 6216, 6236, 6264
Virtex	SRAM	LUT	50K ~ 1M	V50, V100, V150, V200, V300, V400, V600, V800, V1000
XC9500/XL	FLASH	SOP	800 ~ 12,800	9536/XL, 9572/XL, 95108, 95144/XL, 95180, 95216, 95288/XL, 95432, 95576

Note:
(1) XC6200 series is a special family of fine-grain, sea-of-gates FPGAs.

XILINX®



- Altera公司
- 主要产品:MAX系列， FLEX系列， APEX系列， Stratix系列和Cyclone系列。
- MAX系列产品为CPLD结构，编程信息以EEPROM方式保存。
- FLEX系列、 Cyclone系列产品为FPGA，通过内部存储器单元阵列存储编程信息。





Altera公司主要软件开发工具：

- **MAX+PLUS Ⅱ**
- **Quartus （Quartus Prime）**
- **SOPC Builder**
- **DSP Builder**

3.1.3 FPGA和CPLD之间的差别

实现组合逻辑的方式不同







FPGA

CPLD

内部结构不同






FPGA **CPLD**

FPGA与CPLD的不同特性

- 逻辑单元的粒度不一样，设计灵活性不同；
- FPGA芯片的逻辑门密度比CPLD芯片高；
- 内部连线结构不同；
- 时序延迟的特性不同；
- CPLD更适合于完成各类算法和组合逻辑，而FPGA更适合于完成时序较多的逻辑电路；
- CPLD是非易失性器件，FPGA是易失性器件；
- CPLD中触发器有限，乘积项丰富，FPGA触发器丰富。

3.1.4 FPGA/CPLD的优点


- FPGA/CPLD芯片的集成度越来越大；
- 研制开发费用相对较低；
- 可以反复编程、擦除和使用；
- 设计周期短；



3.2 Xilinx FPGA 结构简介

- 以Xilinx公司的XC3000系列产品为例

XC3000 FPGA结构图



XC3000的结构主要包括四个部分：


- 可编程逻辑块CLB（Configurable Logic Block）
- 可编程输入输出模块IOB（Input/Output Block）
- 可编程内部连线PI（Programmable Interconnect）
- 可配置存储器（SRAM阵列）

两个创新概念：


一、具有逻辑单元阵列结构LCA（Logic Cell Array），因此具有门阵列及可编程的双重特性；

二、逻辑功能的实现是通过对可配置存储器的配置来完成的 。


可编程逻辑块CLB


数据输入
.di
逻辑变量
.a
.b
.c
.d
.e
QX
组合逻辑
F
G
QY
F DIN G
0 MUX 1
D Q
RD
QX
F
G
QY
.x
.y
CLB输出
使能时钟
.ec
1（使能）
时钟
.k
复位
.rd
0（禁止）
全局复位


CLB组合逻辑的三种结合方式



FG模式



F模式



FGM模式

逻辑输入端：

5个外部逻辑输入端a, b, c, d, e


2个内部反馈输入端QX和QY

实现功能函数：


1个5变量的任意函数


2个4变量的任意函数

可编程输入输出模块IOB



可编程内部连线PI






3.3 Altera 产品结构简介

- 以Altera公司的FLEX 10K系列产品为例


FLEX 10K结构图




FLEX 10K系列器件主要组成部分

- 嵌入式阵列：由嵌入式阵列块（EAB :Embedded Array Block）构成
- 逻辑阵列：由一系列的逻辑阵列块（LAB）构成的
- 快速通道（FastTrack）
- I/O单元
- （内部有SRAM，图中未画出）

LAB结构


专用输入和全局信号
行连线带
22/26
6
4
LAB局部连线
(30/34通道)
进位输入与
级联输入
LAB控制信号
2
4
16
4
8
24
LE 1
LE 2
LE 3
LE 4
LE 5
LE 6
LE 7
LE 8
4
4
4
4
4
4
4
4
8
8
16
2
进位输出与
级联输出
列与行之间
的连接
列连线带


LE结构


进位输入
级联输入
可编程寄存器
DATA1
DATA2
DATA3
DATA4
Look-Up Table (LUT)
Carry Chain
Cascade Chain
PRn
D/T
Q
ENA
CLRn
去快速通道互连线
去LAB局部互连线
LABCTRL1
LABCTRL2
Device-Wide Clear
Clear/ Preset Logic
Clock Select
LABCTRL3
LABCTRL4
进位输出
级联输出


逻辑单元LE

进位链连通LAB中的所有LE

快速加法器，比较器和计数器



逻辑单元LE



两种不同的级联方式


LE的四种工作模式：

- 正常模式
- 运算模式
- 加/减计数模式
- 复位的计数模式

LE结构为每一种模式提供了七个可用的输入信号，分别为：

- 来自局部互连通道的四个数据DATA1~DATA4
- 来自可编程触发器的反馈信号
- 来自前级LE的进位输入和级联输入

① 正常模式




LUT的输入取自：数据输入DATA1、DATA2、DATA3或进位输入。

DATA4可直接驱动触发器，实现触发器寄存。

DATA1可兼作触发器的选通信号。

LAB_CLK1和LAB_CLK2为触发器的时钟。

② 运算模式



这种模式为LE提供了两个三输入LUT。


该模式也可以形成级联链。

一个LUT利用进位输入和数据输入（DATA1、DATA2）实现三输入变量的计算，计算结果以组合或寄存器的方式输出。

另一个LUT产生进位输出，形成进位链。

③ 加/减计数模式

该模式提供了两个三输入LUT和计数选通、同步加/减、同步数据加载选择等控制。



一个LUT实现加/减计数，而另一个产生快速进位。

计数选通信号通过或门取自DATA1，实现计数选通。

同步加/减控制由DATA2提供。

DATA4为同步数据加载选择信号，通过二选一多路选择器实现同步数据加载。


④ 可复位的计数模式

该模式类似于加/减计数模式，具有计数选择、同步数据加载和同步复位控制，但无同步加/减控制。


同步复位信号DATA2取代了加/减计数模式中的级联输入。

两个三输入LUT，用于实现计数和快速进位。

二选一多路选择器实现同步数据加载，其输出与同步复位信号逻辑“与”，以实现同步复位控制。



EAB结构


专用输入和全局信号
行连线带
22/26
6
EAB局部连线
(22/26通道)
8,4,2,1
11,10,9,8
Data In
Data Out
Address
RAM/ROM
256x8
512x4
1024x2
2048x1
WE
D
Q
16,8,4,2
24
16,8,4,2
列连线带

FPGA中的嵌入式阵列（EAB）

- 可灵活配置的RAM块
- 用途
  - 实现比较复杂的函数的查找表，如正弦、余弦等。
  - 可实现多种存储器功能，如RAM，ROM，双口RAM，FIFO，Stack等
  - 灵活配置方法：256×8，也可配成512×4

嵌入式阵列块（EAB）：

- 功能：实现存储功能，每个EAB提供2048比特，可以实现RAM、ROM、双口RAM或者FIFO功能。也可以实现某种逻辑功能，如：算术逻辑单元、数字滤波器、微处理器等。每个EAB相当于100个至600个门电路。
- 存储结构：EAB的数据最大宽度为8bit、地址最大宽度为11 bit。EAB包含输入寄存器、输出寄存器和地址寄存器。

- EAB的应用：


1. 实现RAM：可以实现多种方式的RAM配置。可以扩展使用EAB，数据扩展或地址扩展。

2. 实现FIFO：有些系统需要缓冲器对高速数据进行存储，直到较慢的处理进程准备好，实现这种功能的电路就是FIFO，EAB可以实现FIFO功能。

3. 实现逻辑运算：逻辑运算的实现可以用EAB或LAB，对于4×4的乘法器用35个LAB实现，若改用EAB实现只占用相当于16个LAB单元。

4. 实现查找表：使用查找表LUT实现某些数学运算，速度可以提高很多。例如：两个被乘数可以当作EAB的地址输入端，乘积可以当作EAB的数据，用EAB的查找表实现乘法运算。


用EAB实现4×4乘法器的设计




非流水线结构，使用35个LE，速度为34MHz。

用EAB实现的流水线乘法器操作速度可达90MHz。

不占用EAB的配置方案




占用EAB的配置方案



Chip Name: fifo2048 (EPF10K10LC84-3)
Color Legend
Unassigned
Unrouted
Carry/Cascade Chains
Row & Col. FastTrack/ Dedicated
Row FastTrack
Column FastTrack
Local LAB Fan-Out Only
Unassigned Nodes &
Selected Node(s) & Pin(s):
<none>
AoD
Col 8
Col 9
Col 10
Col 11
Col 12
Col EAB
Col 13
Col 14
Col 15
Col 16
Col 17
Col 18
Col 19
Col 20
Col 21
Col 22
Col 23
Col 24
Row A
Row B
Row C

EAB 的字长是可配置的


- EAB的大小灵活可变




- 通过组合EAB 可以构成更大的模块
- 不需要额外的逻辑单元，不引入延迟， EAB 可配置为深度达2048的存储器



快速通道结构



I/O单元结构


来自一个行
或列通道
去行或列
连线
OE[7..0]
VCC
芯片输出禁止
GND
2
12
反向可编程控制
来自行或
列连线
VCC
GND
D
Q
ENA
CLRn
CLK[2..1]
CLK[3..2]
集电极开
路输出
电压摆率
控制
来自一个行
或列通道
VCC
ENA[5..0]
VCC
CLRn[1..0]
2个专用时钟
周边控制总线[11...0]


其他结构特性

- 集电极开路输出选择
- 多电压I/O接口
- JTAG边界扫描

  联合测试行动组（Joint Text Action Group）制定的一个用于测试硬件接口的标准。

Cyclone V产品简介

- Cyclone V是Altera 公司提供的高性能、系统成本最低和功耗最低的28nm工艺的FPGA；
- 集成了收发器和硬核存储器控制器；
- 集成了基于ARM的硬核处理器系统（HPS：Hard Processor System）；
- 广泛应用于工业、军事、自动控制、通信等领域。


Quartus® II Software
Industry's most dependable and advanced FPGA design software
Qsys
For rapid, scalable system entry – saves weeks off development time vs. other tools
DSP Builder with Simulink
For high-level, high-performance system level design
System Console
Plus other in-system debug and board bring-up tools
2.5V
1.1V
Needs only 2 voltage rails
- Lowers cost vs. competition
- Eases place and route
Fractional PLLs reduce need for on-board VCOs
ARM Processor System
Dual Core ARM Cortex-A9 MPCore Processor
Peripherals
Hard Memory Controller
HPS
CPU (Hard or Soft)
Optimize use of silicon resources with Variable Precision DSP Blocks
Fractional PLL
Save cost on external oscillators
Cyclone V FPGA
Hardened PCIe and memory sharing saves resources
Logic Block
Logic Block
Logic Block
Logic Block
Logic Block
Logic Block
Hardened Multi-Function PCI End Point
PCIe
Hard Memory Controller with Multiport Logic Block
More efficient silicon use via 8-input fracturable ALM architecture
Achieve target performance by design and save logic resources with Hard IP
Shared PCIe x4
DDR3 Memory

Variant	Description
Cyclone V E	Optimized for the lowest system cost and power requirement for a wide spectrum of general logic and DSP applications
Cyclone V GX	Optimized for the lowest cost and power requirement for 614 Mbps to 3.125 Gbps transceiver applications
Cyclone V GT	The FPGA industry's lowest cost and lowest power requirement for 6.144 Gbps transceiver applications
Cyclone V SE	SoC with integrated ARM-based HPS
Cyclone V SX	SoC with integrated ARM-based HPS and 3.125 Gbps transceivers
Cyclone V ST	SoC with integrated ARM-based HPS and 6.144 Gbps transceivers

Cyclone V E（A2）的资源

- 逻辑阵列块（LAB）：包含10个ALM
- 自适应逻辑模块（ALM）：9430
- 寄存器：37736
- 存储器（Kb）：M10K：1760；MLAB：196
- 精度可变的DSP块：25
- 18×18乘法器：50
- PLL：4
- 通用I/O接口（GPIO）：224
- LVDS：发送器：56；接收器：56
- 硬核存储器控制器：1

CycloneV系列


在cyclone v 芯片上，最小的逻辑单元是ALM ，而不再是之前的LE（logci cells）

ALM：Adaptive Logic Modules 自适应逻辑块

一个ALM有8个输入接口，2个6输入的查找表，2个加法器以及4个寄存器


CycloneV系列

This figure shows an overview of the Cyclone V LAB and MLAB structure with the LAB interconnects.




http://blog.csdn.net/huan09900990


CycloneV系列


Chip Planner - C:/Users/tti/Desktop/async/async - async
File Edit View Tools Window Help
Coordinate: (86, 8)
一个LAB由10个ALM组成
查找表
寄存器
1个ALM


CycloneV系列




http://blog.csdn.net/huan09900990


C2/C4
C12
Row Interconnects of
Variable Speed and Length
R14
R3/R6
ALMs
Connects to adjacent
LABs, memory blocks,
digital signal processing
(DSP) blocks, or I/O
element (IOE) outputs.
Direct-Link
Interconnect from
Adjacent Block
Direct-Link
Interconnect from
Adjacent Block
Direct-Link
Interconnect to
Adjacent Block
Direct-Link
Interconnect to
Adjacent Block
Local Interconnect
LAB
MLAB
Fast Local Interconnect Is Driven
from Either Sides by Column Interconnect
and LABs, and from Above by Row Interconnect
Column Interconnects of
Variable Speed and Length

ALM for Cyclone V Devices






Cyclone V E的外部管脚

Stratix系列

1. 器件特性

特征	EP1S10	EP1S20	EP1S25	EP1S30	EP1S40	EP1S60	EP1S80
逻辑单元	10570	18460	25660	32470	41250	57120	79040
M512 RAM块	94	194	224	295	384	574	767
M4K RAM块	60	82	138	171	183	292	364
M RAM块	1	2	2	4	4	6	8
RAM总位数	920448	1669248	1944576	3317184	3423744	5215104	7427520
DSP块	6	10	10	12	14	18	22
嵌入式乘法器	48	80	80	96	112	144	176
PLLS	6	6	6	10	12	12	12
最大可用IO引脚	426	586	706	726	822	1022	1328

2. 结构框图


M512 RAM Blocks for Dual-Port Memory, Shift Registers, & FIFO Buffers
DSP Blocks for Multiplication and Full Implementation of FIR Filters
M4K RAM Blocks for True Dual-Port Memory & Other Embedded Memory Functions
IOEs Support DDR, PCI, GTL+, SSTL-3, SSTL-2, HSTL, LVDS, LVPECL, PCML, HyperTransport & other I/O Standards
IOEs
LABs
M-RAM Block
DSP Block

3. 结构说明

Stratix器件结构是基于行和列的二维结构，器件内部包含一系列不同长度和速度的行列互连，利用这些互连资源实现逻辑阵列块（LAB）、存储器块结构和DSP块之间的信号互连。逻辑阵列由LAB组成，在每个LAB中有10个逻辑单元（LE）。M512 RAM块是简单双端口存储器块，它有512位另加奇偶校验位（576位）。M4K RAM块是双端口存储器块，它有4K位另加奇偶校验位（4608位）。M-RAM块是真正的双端口存储器块，它有512K位另加奇偶校验位（589 824位）。DSP块最多可实现8个全精度9×9位乘法器、4个全精度18×18位乘法器或1个全精度36×36乘法器，并有加减功能。

4. 逻辑阵列块

每个LAB包括10个LE、LE进位链、LAB控制信号、局部互连、LUT链和寄存器链。局部互连传输同一个LAB中的LE之间的信号。

